PTO: 2002-3386

Japanese Published Unexamined (Kokai) Patent Application No. S58-90728, published May 30, 1983; Application No. S56-188654, filed November 25, 1981; Int. Cl.³: H01L 21/30 G03F 9/00; Inventor(s): Hiroo Kinoshita et al.; Assignee: Nippon Telegraph & Telephone Public Corporation; Japanese Title: Hansoutai Uefa jou no Ichiawase you Maaku oyobi sono Seizouhou (Positioning Mark on a Semiconductor Wafer and a Method for Production Thereof)

Specification

1. Title of Invention

Positioning mark on a Semiconductor Wafer and a Method for Production Thereof

2. Claim(s)

- 1. A positioning mark on a semiconductor wafer and a method for production thereof, characterized in that at least two regions such as a first region and a second region with an arc-shaped cross-section and multiple fine recesses arranged are arranged and formed in a predetermined location on a main surface of the semiconductor wafer, while leaving a third region with a flat surface extended on a straight line at an equivalent distance as that of the first and second regions.
- 2. A method for production of a positioning mark on a semiconductor wafer, characterized by being comprised of the following steps in the production process: a step of forming an etching mask layer with a pattern in a predetermined location on the main surface of the semiconductor wafer, wherein at least two mask layers such as a first mask layer and a second

a step of forming the positioning mark wherein a first region and a second region with an arc

shaped cross-section and multiple fine recesses arranged, which are located in a predetermined location on the main surface of the semiconductor wafer are arranged and formed while leaving a third region with a flat surface linearly extended at an equivalent distance as that of the first and second regions, by applying an isotropic etching on the semiconductor wafer using the etching mask layer.

3. A method for production of a positioning mark on a semiconductor wafer, as disclosed in Claim 2, characterized in that a plasma etching treatment is applied as the isotropic etching treatment.

3. Detailed Description of the Invention

When the main surfaces of semiconductor wafers are processed into a predetermined pattern, semiconductor regions with a predetermined pattern are formed inside the semiconductor wafers and when desired layers with a predetermined pattern are formed, masks with a predetermined pattern are formed on the semiconductor wafers. These masks are usually formed as follow. Material layers to be these masks are formed on the semiconductor wafers. Photoresist layers are then formed on the material layers. An exposure is applied to the photoresist layers using exposing masks with a predetermined pattern. After this, a developing treatment is applied to the exposed photoresist layers. By this developing treatment, masks with a predetermined pattern by the photoresist layers are formed. After an etching treatment has been applied to the material layers, the masks are obtained. Using

every asing exposing orders. The consideration of the

is applied to the exposed photoresist layers so as to obtain the masks.

When masks with a predetermined pattern is formed on semiconductor wafers using exposing masks, a relative positioning between the semiconductor wafers and the exposing masks is required to be performed. With the relative positioning, positioning marks are necessary to be placed on the semiconductor wafers.

Due to the necessity of the position marks, the present invention pertains to positioning marks on semiconductor wafers and a method for production thereof.

As for these positioning marks on the semiconductor wafers, the following types are usually proposed: ends of oxide films adhered on the semiconductor wafers; cavities provided to the semiconductor wafers; through holes provided to the semiconductor wafers.

However, when the positioning marks are the ends of the oxide films or the cavities in the semiconductor wafers, if semiconductor or metal films are formed onto the semiconductor wafers or if a thermal oxidation or etching treatment is applied to the semiconductor wafers before masks with a predetermined pattern are formed onto the semiconductor wafers using exposing masks, the positioning marks are damaged or the S/N of the positioning marks deteriorates due to a decrease of the contrast thereof.

In addition to this disadvantage, when the positioning marks are the through holes on the semiconductor wafers, if the aforementioned treatment is applied before the masks with a predetermined pattern are formed on the semiconductor wafers using the exposing masks, the through holes as the positioning marks are embedded with other materials or the ends of the through holes are lost so as to deteriorate the $\mathrm{S/N}$

11111

with the disadvantages eliminated and a method for production thereof. The positioning mark of the present invention is described as below.

Fig.1 and Fig.2 illustrate an example of a positioning mark on a semiconductor wafer of the present invention. This positioning mark is constituted as follow. At least two regions such as a first region 4 and a second region 5 with an arc-shaped cross-section and multiple fine recesses 3 arranged are arranged and formed in a predetermined location on a main surface 2 of a semiconductor wafer 1, while leaving a third region 7 with a flat surface 6 extended on a straight line at an equivalent distance as that of the first and second regions. In this case, fine recesses 3 are extended adjacent to each other on a straight line.

The positioning mark with this constitution can be produced as shown in Fig.3.

A mask material layer 21 such as a thermal oxide film or a nitride film per se is formed at a 5000 Å thickness by using a conventional method (Fig.3 B). An etching mask layer 26 with a pattern per se is formed (Fig.3 B) on main surface 2 of semiconductor wafer 1 obtained in advance (Fig.3 A) by using a conventional photolithography, which is made of a photoresist material and which is arranged while leaving a section wherein at least two mask layers such as a first mask layer 23 and a second mask layer 24 with multiple windows 22 provided on mask material layer 21 are extended on a straight line.

Following this, by applying an etching treatment to mask material layer 21 so that etching mask layer 26 is used as a mask, an etching mask layer 31 with a pattern arranged while leaving a section 30 wherein first and second mask layers 28 and 29 with multiple fine windows 27 arranged are extended on a straight line, which are formed with mask material

The state of the s

Next, by applying a plasma etching treatment to semiconductor wafer 1 as an isotropic etching treatment using an etching mask layer 31 as a mask, the positioning mark as shown in Fig.1 and Fig.2 is formed (Fig.3 E). After this, mask layer 31 removed from the surface of semiconductor wafer 1 so as to obtain a desired positioning mark as shown in Fig.1 and Fig.2 (Fig.3 F).

The embodiment illustrating the positioning mark of the invention and the producing method thereof is described above. According to the positioning mark of the invention as shown in Fig.1 and Fig.2, fine recesses 3 in first and second regions 4 and 5 have an arc-shaped cross-section (a circular arc cross-section with an about 1 to 5 μ m diameter). Due to this arc-shaped cross-section, no positive reflection occurs in recesses 3. However, there is a positive reflection on flat surface 6 in third region 7. Thus, the positioning mark functions as one with a high contrast and also do not have any disadvantages associated with prior art positioning mark as mentioned above.

According to the producing method for the positioning mark of the invention as shown in Fig.3, the aforementioned characteristic positioning mark is easily achieved at an extremely simple process as described above.

The embodiment is merely one of the examples of the invention. As shown in Fig.4 and Fig.5, four regions as similarly to first regions 4 and 5 of Fig.1 and Fig.2 can be formed as regions 41, 42, 43 and 44. Corresponding to these regions, a region 45 that orthogonalizes in a cross shape can be also formed. Additionally, various

egittica come contractions.

4. Brief Description of the Invention

Fig.1 and Fig.2 are a schematic top view and a horizontal cross-sectional view illustrating an example of the invention. Fig.3 is a cross-sectional view illustrating an example of a method for production of the invention. Fig.4 and Fig.5 are a schematic top view and a cross-sectional view illustrating the other example of the invention.

Translations Branch U.S. Patent and Trademark Office 6/25/02 Chisato Morohashi CLIPPEDIMAGE= JF358090728A

FAT-NO: JP358090723A

DOCUMENT-IDENTIFIEF: JP 58090728 A

TITLE: MARK FOR ALIGNMENT ON SEMICONDUCTOR WAFER AND

MANUFACTURE THEFEOF

FUBN-DATE: May 30, 1983

INVENTOR-INFOFMATION:

NAME

KINOSHITA, HIFOC

CNO, TOSHIRO

ASSIGNEE-INFOFMATION:

NAME

NIPPON TELEGP & TELEPH CORP <NTT>

COUNTRY

N/A

APPL-NO: JP56188654

APPL-DATE: November 25, 1981

INT-CL (IPC:: H01L021/30; G03F009/00

ABSTRACT:

PURPOSE: To form an alignment mark havng a large contrast,

by interposing a

region defined by a flat surface between regions where a

multiplicity of minute

cavities each having a circular cross section are arranged.

CONSTITUTION: At a predetermined position on a main surface 2 of a

semiconductor wafer 1, at least two regions 4 and 5 are formed each of which

has a multiplicity of minute cavities 3 arranged therein. In addition, a region

I defined by a linearly elongated flat surface C is disposed between the

regions 4, 5. In this case, the minute cavities 3 are linearly elongated

adjacently to each other. Such an alignment mark has no regular reflection at

having a large contrast.

COPYRIGHT: (C)1983, JPO&Japio

DERWENT-ACC-NO: 1983-703025

DERWENT-WEEK: 198327

COFYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: High-contrast positioning mark on semiconductor

wafer - NoAbstract

PATENT-ASSIGNEE: NIFPON TELEGRAPH & TELEPHONE CORP[NITE]

PRIORITY-DATA: 1981JP-0188654 (November 25, 1981)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 58090728 A May 30, 1983 N/A

003 N/A

INT-CL (IPC): G03F009/00; H01L021/30

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TEFMS:

HIGH CONTEAST POSITION MARK SEMICONDUCTOR WAFER NOABSTRACT

DERWENT-CLASS: P84 U11

(19) 日本国特許庁 (JP)

⑪特許出願公開

⑩公開特許公報 (A)

昭58-90728

⑤ Int. Cl.³
H 01 L 21/30
G 03 F 9/00

識別記号

庁内整理番号 7131-5F 7267-2H **③公開** 昭和58年(1983)5月30日

発明の数 2 審査請求 有

(全 4 頁)

⊗半導体ウエフア上の位置合せ用マーク及びその製法

20特

顧 昭56-188654

20出

頁 昭56(1981)11月25日

⑩発 明 者 木下博雄

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信

研究所内

⑩発 明 者 小野俊郎

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信研究所内

勿出 願 人 日本電信電話公社

個代 理 人 弁理士 田中正治

PTO 2002-3385

S.T.I.C. Translations Branch

段 組 書

- 1. 発明の名称 半導体ウェフア上の位置合せ 用マーク及びその製法
- 2. 特許弱求の範囲
 - 1. 半導体ウェフアの主面上の所定の位置に、 円弧状断面を有する多数の数小理みの配列されてなる少くとも2つの第1及び第2の領域が、それ等間に直線状に延長せる平らな面でなる第3の領域を残した関係で配列形成されてなる事を特徴とする半導体ウェファ上の位置合せ用マーク。
 - 2. 半導体ウェファ上の主面上の所定の位置に、 多数の破小器の配列されてなる少くとも2つ

ショイン・・・・ 田テ・2階を形成する 工程と、該エクテング用マスク層を用いたと 配半導体ウエフアに対する等方的エクテング 名画により、上配半導体ウエフアの主面上の ・記のは2回に、円弧状断面を有する多数の数 小組みの配列されてなる第1及び第2の領域が、それ等間に直線状に延長せる平らな面でなる第3の領域を残した関係で配列形成されてなる位置合せ用マークを形成する工程とを含むことを特徴とする半導体クエファ上の位置合せ用マークの製法。

- 3. 特許請求の範囲第2項所載の半導体ウェファ上の位置合せ用マークの製法に於て、上記等方的エッチング処理が、ブラズマエッチング処理であることを特徴とする半導体ウェファ上の位置合せ用マークの製法。
- 3. 発明の詳細な説明

半導体ウエフアの主面を所要のペターンに加 ・・・平導体やマファ内に所定のペターン

下に所要の、「一、公告する内参の性! 成したりする場合、半導体タエフア上に所要の パターンを有するマスタが形成される。このマスタは、通常、このマスタとなる材料理を半導 は、エファドに形成し、その材料理:ドラス

特買昭58-90728(2)

レジスト層を形成し、そのフォトレンストを用いたのが多ーンを有する電光用マスクを用いての場光をなし、次にその電光されたファオトレンスト層に対し現像のペターンを有力を担け、然る后そのマスクをファインを形成し、然る后そのマスクをファクを形成し、然る后そのマスクをファクとなる。上述により得たり、上述との場合の場合の場合のでは、なる現像処理をなったとにより得る。

所で、州く郷光用マスクを用いて辛薬体ウエファ上に所要のパターンを有するマスクを形成する場合、半導体ウエファと離光用マスクとの間の相対的位置合せを要し、この為半導体ウエファ上に位置合せ用マークが必要とされる。

本 発明は、斯 る必要の為の半導体ウェファ 上 の位置合せ用マーク及びその製法に関する。

している場合、半導体ウェフアに臨光用マスクを用いて所使のパターンを有するマスクを形成する前に上述せる処理をなした場合、その位置合せ用マークとしての貫通孔が他の材料によって埋れたり、貫通孔の端が欠損したりして S/N の劣化せる位置合せ用マークとなる欠点を有していた。

佐つて本発明は上述せる欠点のない新 権 半導体ウェファ上の位置合せ用マーク及びその製法を提案せんとするもので、以下詳述する所より明らかとなるであろう。

第1回及び第2回は本発明による半導体ウェ ファ上の位置合せ用マークの一個を示し、半導

斯権半導体ウエフア上の位置合せ用マークとして従来、半導体ウエフアに対された酸化額の 端部を位置合せ用マークとせるもの、半導体ウエフアに施された群を位置合せ用マークとせる もの、半導体ウエフアに穿設せる資産孔を位置 合せ用マークとせるもの等が提案されている。

又位置合せ用マークが、半導体ウエフアに孕 設せる貫通孔を位置合せ用マークとせるものと

以上が本発明による半導体ウェファ上の位置 合せ用マークの一例構成であるが、斯る構成を 有する位置決め用マークは、第3回につき以下 述べる様にして製ることができるものである。

即ち子め得られた半導体ウエフア1(第 5 図A)の主面2上に、例えば熱酸化膜、窒化膜等のマスタ材層21をそれ自体は公知の方法によって例えば5000点の厚さに形成し(第 3 図B)、次にそのマスタ材層21上に多数の歌小窓22の配列されてなる少くとも2つの第1及び第2のマスク層部23及び24が直線状に延長せる部25を残した関係で配されてなるパターンを有するフォトレジスト材でなるエンナン・モン・ク号:4 8 年11 自体は公知のフォト


とせるマスク材層21に対するエンテンダ的塊 により、マスク材層21によつて形成された、 エッチング用マスク層26に対応せる、多数の 登示窓にこの配列されてなる場下及び第2・ スク順形28及び29が直顧状に延長せる部 30を残した関係で配列されてなるパターンを 有するエッチング用マスク層31を形成し、次 でマスク層26を除去する(第3図D)。

次にエッチング用マスク層31をマスクとせる半導体ウェフア1に対する等方的エッチング処理をなし、 処理としてのブラズマエッチング処理をなし、 新くて第1回及び第2回にて上述せる位置合せ 用マークを形成し(第3回豆)、然る后マスク 層31を半導体ウエフア1上より除去し、斯く て目的とせる第1回及び第2回に示す位置合せ 用マークを得る(第3回F)。

以上にて本発明による位置合せ用マーク及びその製法の実施例が明らかとなつたが、本発明による第1 図及び第2 図に示す位置合せ用マークによれば、第1 及び第2 の領域 4 及び 5 に於ける像小種み 3 が円弧状断面(直径 1 ~ 5 μm程度の円の円弧状断面)を有するので、その微小連み 3 での正反射がなく、然し乍ら第3 の領域 7 に於ける平らな面6 での正反射を有し、後

特別昭58-90728(3) つてコントラストの大なる位置合せ用マークと して機能し、そしてその位置合せ用マークは普 調にて前述せる従来の位置合せ用マークに伴う が如き欠点を有しないという特徴を有するもの である。

又本発明による第3 関に示す位置合せ用マークの製法によれば、上述せる加く低めて他易な 工程で上述せる特徴ある位置合せ用マークを容易に得ることができる大なる特徴を有するもの である。



向上述に放ては本発明の一例を示したに質まり、第4 図及び第5 図に示す如く、第1 図及び軍2 図のお台の第1 の領域 4 及び5 と同様の領域を図域 4 1、4 2、4 3 及び4 4 として 4 つ形成し、これに応じて第1 図及び第2 図の場合の回域 7 を十字状に重要せる領域 4 5 として形成した構成とすることも出来、その他種々の変好変更を写し得るであろう。

4 以面の衝撃な説明

第1 図及び第2 図は本発明の一例を示しす略 駅的平回図及びその横断面図、第3 図はその 駅在の一例を示す断面図、第4 図及び部5 図 は本発明の個の例を示す略級的平面図及びそ

作理士 田中正治



第 1 図

